"Large-scale parallel arrays of silicon nanowires via block copolymer directed self-assembly". R. A. Farrell, N. T. Kinahan, S. Hansel, K. O. Stuen, N. Pektov, M. T. Shaw, L. E. West, V. Djara, R. J. Dunne, O. G. Varona, P. G. Gleeson, S. -J. Jung, H. -Y. Kim, M. M. Kolesnik, T. Lutz, C. P. Murray, J. D. Holmes, P. F. Nealey, G. S. Duesberg, V. Krstic, M. A. Morris.
Extending the resolution and spatial proximity of lithographic
patterning below critical dimensions of 20 nm remains a key challenge
with very-large-scale integration, especially if the persistent scaling
of silicon electronic devices is sustained. One approach, which relies
upon the directed self-assembly of block copolymers by chemical-epitaxy,
is capable of achieving high density 1![[thin space (1/6-em)]](http://www.rsc.org/images/entities/char_2009.gif)
:1
patterning with critical dimensions approaching 5 nm. Herein, we
outline an integration-favourable strategy for fabricating high areal
density arrays of aligned silicon nanowires by directed self-assembly of
a PS-b-PMMA block copolymer nanopatterns with a L0 (pitch) of 42 nm, on chemically pre-patterned surfaces. Parallel arrays (5 × 106
wires per cm) of uni-directional and isolated silicon nanowires on
insulator substrates with critical dimension ranging from 15 to 19 nm
were fabricated by using precision plasma etch processes; with each
stage monitored by electron microscopy. This step-by-step approach
provides detailed information on interfacial oxide formation at the
device silicon layer, the polystyrene profile during plasma etching,
final critical dimension uniformity and line edge roughness variation
nanowire during processing. The resulting silicon-nanowire array devices
exhibit Schottky-type behaviour and a clear field-effect. The measured
values for resistivity and specific contact resistance were ((2.6 ± 1.2)
× 105 Ωcm) and ((240 ± 80) Ωcm2)
respectively. These values are typical for intrinsic (un-doped) silicon
when contacted by high work function metal albeit counterintuitive as
the resistivity of the starting wafer (![[similar]](http://www.rsc.org/images/entities/char_223c.gif)
10
Ωcm) is 4 orders of magnitude lower. In essence, the nanowires are so
small and consist of so few atoms, that statistically, at the original
doping level each nanowire contains less than a single dopant atom and
consequently exhibits the electrical behaviour of the un-doped host
material. Moreover this indicates that the processing successfully
avoided unintentional doping. Therefore our approach permits tuning of
the device steps to contact the nanowires functionality through careful
selection of the initial bulk starting material and/or by means of post
processing steps e.g. thermal
annealing of metal contacts to produce high performance devices. We
envision that such a controllable process, combined with the precision
patterning of the aligned block copolymer nanopatterns, could prolong
the scaling of nanoelectronics and potentially enable the fabrication of
dense, parallel arrays of multi-gate field effect transistors.
:1
patterning with critical dimensions approaching 5 nm. Herein, we
outline an integration-favourable strategy for fabricating high areal
density arrays of aligned silicon nanowires by directed self-assembly of
a PS-b-PMMA block copolymer nanopatterns with a L0 (pitch) of 42 nm, on chemically pre-patterned surfaces. Parallel arrays (5 × 106
wires per cm) of uni-directional and isolated silicon nanowires on
insulator substrates with critical dimension ranging from 15 to 19 nm
were fabricated by using precision plasma etch processes; with each
stage monitored by electron microscopy. This step-by-step approach
provides detailed information on interfacial oxide formation at the
device silicon layer, the polystyrene profile during plasma etching,
final critical dimension uniformity and line edge roughness variation
nanowire during processing. The resulting silicon-nanowire array devices
exhibit Schottky-type behaviour and a clear field-effect. The measured
values for resistivity and specific contact resistance were ((2.6 ± 1.2)
× 105 Ωcm) and ((240 ± 80) Ωcm2)
respectively. These values are typical for intrinsic (un-doped) silicon
when contacted by high work function metal albeit counterintuitive as
the resistivity of the starting wafer (10
Ωcm) is 4 orders of magnitude lower. In essence, the nanowires are so
small and consist of so few atoms, that statistically, at the original
doping level each nanowire contains less than a single dopant atom and
consequently exhibits the electrical behaviour of the un-doped host
material. Moreover this indicates that the processing successfully
avoided unintentional doping. Therefore our approach permits tuning of
the device steps to contact the nanowires functionality through careful
selection of the initial bulk starting material and/or by means of post
processing steps e.g. thermal
annealing of metal contacts to produce high performance devices. We
envision that such a controllable process, combined with the precision
patterning of the aligned block copolymer nanopatterns, could prolong
the scaling of nanoelectronics and potentially enable the fabrication of
dense, parallel arrays of multi-gate field effect transistors.
La extensión de la resolución y de la proximidad espacial del grabado litográfico por debajo de la dimensión crítica de 20 nm es todavía un reto clave para la integración a muy grande escala, especialmente si se mantiene el escalamiento de los dispositivos electrónicos de silicio. Una estrategia basada en la autoorganización de los copolímeros de bloque por epitaxia química es capaz de alcanzar una alta densidad 1:1 del grabado con dimensiones críticas cercanas a los 5 nm. Aquí se destaca una estrategia para la fabricación de arreglos de alta densidad de nanoalambres de silicio, que es favorable para la integración y que es dirigida por la autoorganización de nanopatrones del copolímero de bloque PS-b-PMMA con una L0 (pitch) de 42 nm sobre superficies pregrabadas químicamente. Se fabricaron arreglos paralelos (5 × 106
wires per cm) de nanoalambres de silicio aislados y unidireccionales sobre substratos aislantes con una dimensión crítica que va de los 15 a los 19 nm, por medio de procesos de precisión de grabado con plasma; cada paso se revisó usando microscopia electrónica. Esta estrategia paso a paso proporciona información detallada de la formación de óxido interfacial en la capa del dispositivo de silicio, del perfil del poliestireno durante el grabado con plasma, de la uniformidad de la dimensión crítica final y de la rugosidad de las fronteras de los nanoalambres durante el proceso. El arreglo resultante de nanoalambres de silicio exhiben un comportamiento tipo Schottky y un claro efecto de campo. Los valores medidos de resistividad y de resistencia específica de contacto fueron ((2.6 ± 1.2)
× 105 Ωcm) y ((240 ± 80) Ωcm2) respectivamente. Estos valores son típicos de silicio intrínseco (no contaminado) cuando está en contacto, debido a la alta función de trabajo del metal, a pesar de no ser algo esperado, ya que la resistividad del wafer inicial (10
Ωcm) es 4 órdenes de magnitud menor. En esencia, los nanoalambres son tan pequeños y consisten tan sólo de algunos átomos, lo hace que estadísticamente, al nivel original de contaminación, cada nanoalambre contenga menos de un sólo átomo contaminante, y en consecuencia se presenta un comportamiento propio del material de soporte sin contaminar. Es más, esto indica que el proceso evita exitósamente la contaminación no intencional. Así que esta estrategia permite controlar los pasos de fabricación del dispositivo para otorgar a los nanoalambres alguna funcionalidad a partir de la selección cuidadosa del material inicial en bulto y/o por medio de pasos posteriores a la síntesis e.g. por medio
10
Ωcm) es 4 órdenes de magnitud menor. En esencia, los nanoalambres son tan pequeños y consisten tan sólo de algunos átomos, lo hace que estadísticamente, al nivel original de contaminación, cada nanoalambre contenga menos de un sólo átomo contaminante, y en consecuencia se presenta un comportamiento propio del material de soporte sin contaminar. Es más, esto indica que el proceso evita exitósamente la contaminación no intencional. Así que esta estrategia permite controlar los pasos de fabricación del dispositivo para otorgar a los nanoalambres alguna funcionalidad a partir de la selección cuidadosa del material inicial en bulto y/o por medio de pasos posteriores a la síntesis e.g. por medio
de un tratamiento térmico de los contactos metálicos para producir dispositivos de alto desempeño. Se prevé que un proceso controlable como éste, en combinación con el grabado de precisión debido a los nanopatrones alineados de copolímeros de bloque, pueda mantener el escalamiento de los componentes nanoelectrónicos, y que potencialmente permita la fabricación de arreglos densos y paralelos de transistores multicompuerta de efecto de campo.
No comments:
Post a Comment